2011年6月29日 星期三
2011年6月28日 星期二
2011年6月27日 星期一
2011年6月26日 星期日
2011年6月24日 星期五
2011年6月23日 星期四
2011年6月22日 星期三
Dhrystone亂談: 彎曲評論
Dhrystone亂談: 彎曲評論
Dhrystone亂談
作者1help1 | 2010-02-25 06:34 |類型彎曲推薦 , 芯片技術 | 11條用戶評論»
某日,在論壇上見兩個網友掐架. A男是藕粉,B男是藕黑.在芙蓉姐姐是否漂亮的問題上爭執不下.然後網友C感慨,要是能有一個benchmark來測試人是否漂亮就好了,再也不用爭執誰漂亮誰醜了. 用benchmark一測,得到一個分數,再來一個全國排名,直接印在身份證上. 這下,整個世界清靜了.
聽完故事,再來看一個廣告. 這個是某公司用來忽悠客戶的某個CPU IP的參數.
請注意用紅線劃出來的部分,顯示performance 是2.50 DMIPS/MHz. 如果你是被忽悠的客戶,你該如何來看待這個指標呢?
說DMIPS之前,先說一下在業界比較有名的但是口碑不太好的Dhrystone benchmark.這是誕生在上個世紀80年代的一個用來測試CPU性能的測試用例.把這個benchmark在CPU上一跑,然後看看每秒能跑多少次這個程序,然後除以1757,從來計算出DMIPS的值.為啥要除以1757呢?因為這個是拿VAX 11/780來做參考的.VAX 11/780每秒能執行1757次的Dhrystone benchmark. 那麼來看上面的廣告中的2.50 DMIPS/MHz.這個說明Cortex-A9這個IP每秒能跑1757×2.50xFreq=4392.5xfreq 次的Dhrystone程序. 如果Freq為650Mhz的話,那麼沒秒能跑的Dhrystone程序的次數為4392.5×650=2855125.
聽上去不錯阿,通過一個benchmrak就能知道不同的CPU之間的性能了.只需要在不同的CPU上都跑這個benchmark,然後比較DMIPS/MHz不就行了嗎? 為什麼說Dhrystone的口碑不太好呢? 原因就是奸商們濫用了Dhrystone.
上面我們說在CPU上跑Dhrystone其實不太準確,準確的說法是在一個系統上跑Dhrystone.這個系統包括硬件如CPU,還包括軟件如OS/Library/compiler. 因此Dhrystone反映的是系統的性能還不單單是CPU的性能. 同時,奸商們為了去忽悠客戶,搞應試教育來提高Dhrystone的分數,從來讓Dhrystone變得不太那麼客觀. 通常奸商們使用的方法包括使用特定優化的library.由於在執行Dhrystone 程序的時候,有一些library的函數調用.比如strcpy/strcmp這一類使用比較頻繁的函數,如果能有一個優化版本,那麼Dhrystone 程序跑起來一定更快. 就像一個富二代和窮二代,輸在了起點上,不服氣不行阿. 另外,採用優化的編譯器也是另外一個方法. 編譯器針對Dhrystone做特定的優化,這就相當於考試的時候發現監考的是你家親戚,爽大了.
另外,由於微結構的關係,OS/compiler都會影響到最後的benchmark 得分. 下面來分析一個具體的案例. 在分析案例之前,先給大家出個問題. 現代的CPU的流水線越來越長,那麼長的pipeline的好處和缺點是什麼? 答不上來的同學複習複習量化. 這個問題也是做CPU相關的公司面試經典問題.
通常來說,長的流水線可以把CPU的工作切的更細,這樣每一個階段所需要的時間會很少,那麼一個cycle所需要的時間變小,這樣就可以提高系統的頻率.這個和生產車間細分工種有異曲同工之妙.那麼帶來的問題是什麼呢? CPU和生產車間流水線不同. CPU的執行不是完全順序的(如果是的話,那該多好阿).在程序中會有各種各樣的打亂CPU執行順序的事情.比如跳轉指令. 流水線不喜歡這些指令,因為這會使得已經進入流水線並且已經做了一些事情的指令被flush掉,等於這些工作白做了. 因此長的流水線所帶來的問題就是流水線stall帶來的代價變大.
那好,了解了流水線的優缺點,下面來說一個案例. 某一款CPU具有18級的流水線,但是其benchmark/MHz的分數反而不如前一代的8級流水線的CPU. 這是為什麼呢? 可能的原因大概有這樣幾個.
(1)如果CPU的branch prediction預測失敗次數比較多,那麼長的流水線帶來的代價更大
(2)如果benchmark中跳轉指令是寄存器跳轉(也就是跳轉的目標在寄存器中),那麼由於這種情況CPU不能對跳轉目標做predict,就回浪費流水線.長的流水線帶來的浪費更大.
(3) TLB缺失的exceptin太多.長的流水線帶來的浪費更大.
(4 ) benchmark中數據依賴太多
(5)其他原因(請讀者自己補充)
正是由於這一系列的綜合因素,導致了太多的流水線stall. 而長流水線對stall比短流水線敏感,導致了benchmark分數/MHz反而不如短的流水線. 當然了由於長流水線能帶來更高的頻率,因此頻率和benchmark/MHz的乘積還是會顯著提高的.
那麼即使公平競爭,單純Dhrystone用來衡量CPU性能的好壞也是不太恰當的.問題在於Dhrystone benchmark太小,因此能衡量的東西就太少.吃西瓜吃得快的(如豬八戒)並一定跑步就跑得快.為了克服Dhrystone的缺點,EEMBC這個機構推出了一系列的benchmark.當然這些都是要收費的.另外,EEMBC還”發揚雷鋒精神”,提供了一個免費的類似於Dhrystone的benchmark,稱為CoreMark.其FAQ值得一讀.
上述是對Dhrystone以及流水線的一些亂談的,本文中一定會有一些錯誤,歡迎大家指出和評論.
Dhrystone亂談
作者1help1 | 2010-02-25 06:34 |類型彎曲推薦 , 芯片技術 | 11條用戶評論»
某日,在論壇上見兩個網友掐架. A男是藕粉,B男是藕黑.在芙蓉姐姐是否漂亮的問題上爭執不下.然後網友C感慨,要是能有一個benchmark來測試人是否漂亮就好了,再也不用爭執誰漂亮誰醜了. 用benchmark一測,得到一個分數,再來一個全國排名,直接印在身份證上. 這下,整個世界清靜了.
聽完故事,再來看一個廣告. 這個是某公司用來忽悠客戶的某個CPU IP的參數.
請注意用紅線劃出來的部分,顯示performance 是2.50 DMIPS/MHz. 如果你是被忽悠的客戶,你該如何來看待這個指標呢?
說DMIPS之前,先說一下在業界比較有名的但是口碑不太好的Dhrystone benchmark.這是誕生在上個世紀80年代的一個用來測試CPU性能的測試用例.把這個benchmark在CPU上一跑,然後看看每秒能跑多少次這個程序,然後除以1757,從來計算出DMIPS的值.為啥要除以1757呢?因為這個是拿VAX 11/780來做參考的.VAX 11/780每秒能執行1757次的Dhrystone benchmark. 那麼來看上面的廣告中的2.50 DMIPS/MHz.這個說明Cortex-A9這個IP每秒能跑1757×2.50xFreq=4392.5xfreq 次的Dhrystone程序. 如果Freq為650Mhz的話,那麼沒秒能跑的Dhrystone程序的次數為4392.5×650=2855125.
聽上去不錯阿,通過一個benchmrak就能知道不同的CPU之間的性能了.只需要在不同的CPU上都跑這個benchmark,然後比較DMIPS/MHz不就行了嗎? 為什麼說Dhrystone的口碑不太好呢? 原因就是奸商們濫用了Dhrystone.
上面我們說在CPU上跑Dhrystone其實不太準確,準確的說法是在一個系統上跑Dhrystone.這個系統包括硬件如CPU,還包括軟件如OS/Library/compiler. 因此Dhrystone反映的是系統的性能還不單單是CPU的性能. 同時,奸商們為了去忽悠客戶,搞應試教育來提高Dhrystone的分數,從來讓Dhrystone變得不太那麼客觀. 通常奸商們使用的方法包括使用特定優化的library.由於在執行Dhrystone 程序的時候,有一些library的函數調用.比如strcpy/strcmp這一類使用比較頻繁的函數,如果能有一個優化版本,那麼Dhrystone 程序跑起來一定更快. 就像一個富二代和窮二代,輸在了起點上,不服氣不行阿. 另外,採用優化的編譯器也是另外一個方法. 編譯器針對Dhrystone做特定的優化,這就相當於考試的時候發現監考的是你家親戚,爽大了.
另外,由於微結構的關係,OS/compiler都會影響到最後的benchmark 得分. 下面來分析一個具體的案例. 在分析案例之前,先給大家出個問題. 現代的CPU的流水線越來越長,那麼長的pipeline的好處和缺點是什麼? 答不上來的同學複習複習量化. 這個問題也是做CPU相關的公司面試經典問題.
通常來說,長的流水線可以把CPU的工作切的更細,這樣每一個階段所需要的時間會很少,那麼一個cycle所需要的時間變小,這樣就可以提高系統的頻率.這個和生產車間細分工種有異曲同工之妙.那麼帶來的問題是什麼呢? CPU和生產車間流水線不同. CPU的執行不是完全順序的(如果是的話,那該多好阿).在程序中會有各種各樣的打亂CPU執行順序的事情.比如跳轉指令. 流水線不喜歡這些指令,因為這會使得已經進入流水線並且已經做了一些事情的指令被flush掉,等於這些工作白做了. 因此長的流水線所帶來的問題就是流水線stall帶來的代價變大.
那好,了解了流水線的優缺點,下面來說一個案例. 某一款CPU具有18級的流水線,但是其benchmark/MHz的分數反而不如前一代的8級流水線的CPU. 這是為什麼呢? 可能的原因大概有這樣幾個.
(1)如果CPU的branch prediction預測失敗次數比較多,那麼長的流水線帶來的代價更大
(2)如果benchmark中跳轉指令是寄存器跳轉(也就是跳轉的目標在寄存器中),那麼由於這種情況CPU不能對跳轉目標做predict,就回浪費流水線.長的流水線帶來的浪費更大.
(3) TLB缺失的exceptin太多.長的流水線帶來的浪費更大.
(4 ) benchmark中數據依賴太多
(5)其他原因(請讀者自己補充)
正是由於這一系列的綜合因素,導致了太多的流水線stall. 而長流水線對stall比短流水線敏感,導致了benchmark分數/MHz反而不如短的流水線. 當然了由於長流水線能帶來更高的頻率,因此頻率和benchmark/MHz的乘積還是會顯著提高的.
那麼即使公平競爭,單純Dhrystone用來衡量CPU性能的好壞也是不太恰當的.問題在於Dhrystone benchmark太小,因此能衡量的東西就太少.吃西瓜吃得快的(如豬八戒)並一定跑步就跑得快.為了克服Dhrystone的缺點,EEMBC這個機構推出了一系列的benchmark.當然這些都是要收費的.另外,EEMBC還”發揚雷鋒精神”,提供了一個免費的類似於Dhrystone的benchmark,稱為CoreMark.其FAQ值得一讀.
上述是對Dhrystone以及流水線的一些亂談的,本文中一定會有一些錯誤,歡迎大家指出和評論.
2011年6月17日 星期五
2011年6月16日 星期四
2011年6月15日 星期三
ADSL - 维基百科，自由的百科全书
ADSL - 维基百科，自由的百科全书
ADSL設備在傳輸中需要遵循以下標準之一：
ITU-T G.992.1(G.dmt)
G.dmt：全速率，下行8Mbps，上行896Kbps
ITU-T G.992.2(G.lite)
G.lite：下行1.5Mbps，上行512Kbps
ITU-T G.994.1(G.hs)
可變位元率（VBR）
ANSI T1.413 Issue #2
下行8Mbps，上行896Kbps
還有一些更快更新的標準，但是目前還很少有電信服務提供商使用：
ITU G.992.3/4
ADSL2 下行12Mbps，上行1.0Mbps
ITU G.992.3/4
Annex J ADSL2 下行12Mbps，上行3.5Mbps
ITU G.992.5
ADSL2+ 下行24Mbps，上行1.0Mbps
ITU G.992.5
Annex M ADSL2+ 下行24Mbps，上行3.5Mbps
當電信服務提供商的設備端和用戶終端之間距離小於1.3千米的時候，還可以使用速率更高的VDSL，它的速率可以達到下行55.2Mbps，上行19.2Mbps。
ADSL設備在傳輸中需要遵循以下標準之一：
ITU-T G.992.1(G.dmt)
G.dmt：全速率，下行8Mbps，上行896Kbps
ITU-T G.992.2(G.lite)
G.lite：下行1.5Mbps，上行512Kbps
ITU-T G.994.1(G.hs)
可變位元率（VBR）
ANSI T1.413 Issue #2
下行8Mbps，上行896Kbps
還有一些更快更新的標準，但是目前還很少有電信服務提供商使用：
ITU G.992.3/4
ADSL2 下行12Mbps，上行1.0Mbps
ITU G.992.3/4
Annex J ADSL2 下行12Mbps，上行3.5Mbps
ITU G.992.5
ADSL2+ 下行24Mbps，上行1.0Mbps
ITU G.992.5
Annex M ADSL2+ 下行24Mbps，上行3.5Mbps
當電信服務提供商的設備端和用戶終端之間距離小於1.3千米的時候，還可以使用速率更高的VDSL，它的速率可以達到下行55.2Mbps，上行19.2Mbps。
2011年6月14日 星期二
MII、GMII、RGMII
MII、GMII、RGMII @ neca :: 痞客邦 PIXNET ::
基本上，這三個的作用是一樣的，同樣都是連結MAC層和PHY層的介面。區別在於編碼、速度、使用的腳位數、I/O clock的頻率不同。
MII : 這是IEEE 802.3u制定出來，應用在Fast Ethernet上，連接 Data Link Layer 中的MAC層和Physical Layer 中的PHY層(這樣的說法有點瑕疵，因為Data Link Layer有分為MAC層和LLC層，但Physical Layer沒有分其它的層別，統稱為PHY層)的溝通介面。全名為(Media Independent Interface)。
MII使用8B/10B之編碼，所以它運作在125Mbps的時候，可以傳送包含檔頭的100Mbps的資料。(想成有八條水管，同時有125Mbps的資料流進來，通過了一個閘道，要流到十條水管裡去，這十條水管的平均流速就是125Mbps*8/10=100Mbps。)
IC對PHY做讀寫的時候用一組訊號：MDC(Management Data Control)與MDIO(Management Data Input/Output)。
輸出和輸入各有四個bit的匯流排：Tx[0:3]、Rx[0:3] (輸出是指IC到PHY、輸入是指PHY到IC)
MII對於Data sampling reference用的兩組clock，頻率為25MHZ，這兩個訊號為Tx_CLK和Rx_CLK。(Ethernet頻率為2.5MHz)
通知對方準備輸入資料的輸出和輸入的啟動訊號為：Tx_EN、Rx_EN
輸出、輸入訊號的錯誤通知訊號為：Tx_ER、Rx_ER
得到有效輸入資料的通知訊號為：Rx_DV
網路上出現擁塞的Colision訊號為：Col
作為carrier回覆用的訊號為：CRS (請參考CSMA/CD)
MII實作的電路電壓可用+5V或是+3.3V
GMII：Gigabit Media Independent Interface，可支援到1Gbps，不同於MII，輸出和輸入各有8個bit。
Tx：GTXCLK、TxCLK、TxD[0:7]、TxEN、TxER
Rx：RxCLK、RxD[0:7]、RxDV、RxER、COL、CRS
MDC、MDIO
RGMII：Reduced Gigabit Media Independent Interface，顧名思義就是GMII的縮小版(因為減少了PIN腳位數)啦。
和GMII一樣可以支援10/100/1000Mbps，只有定義12個訊號，比GMII還少一半：RxC、RxD[0:3]、Rx_CTL、TxC、TxD[0:3]、Tx_CTL
IC控制訊號一樣是透過MDC、MDIO
以上大致上是從Wiki看來的東西，其實應該要從IEEE去找SPEC比較準，但這些有個基本的觀念就可以了，至於實作時，當然要了解他的腳位的定義和接法，原則上，會有Independent，就是不管你換了甚麼PHY和甚麼MAC，只要遵循SPEC就可以互通了。
基本上，這三個的作用是一樣的，同樣都是連結MAC層和PHY層的介面。區別在於編碼、速度、使用的腳位數、I/O clock的頻率不同。
MII : 這是IEEE 802.3u制定出來，應用在Fast Ethernet上，連接 Data Link Layer 中的MAC層和Physical Layer 中的PHY層(這樣的說法有點瑕疵，因為Data Link Layer有分為MAC層和LLC層，但Physical Layer沒有分其它的層別，統稱為PHY層)的溝通介面。全名為(Media Independent Interface)。
MII使用8B/10B之編碼，所以它運作在125Mbps的時候，可以傳送包含檔頭的100Mbps的資料。(想成有八條水管，同時有125Mbps的資料流進來，通過了一個閘道，要流到十條水管裡去，這十條水管的平均流速就是125Mbps*8/10=100Mbps。)
IC對PHY做讀寫的時候用一組訊號：MDC(Management Data Control)與MDIO(Management Data Input/Output)。
輸出和輸入各有四個bit的匯流排：Tx[0:3]、Rx[0:3] (輸出是指IC到PHY、輸入是指PHY到IC)
MII對於Data sampling reference用的兩組clock，頻率為25MHZ，這兩個訊號為Tx_CLK和Rx_CLK。(Ethernet頻率為2.5MHz)
通知對方準備輸入資料的輸出和輸入的啟動訊號為：Tx_EN、Rx_EN
輸出、輸入訊號的錯誤通知訊號為：Tx_ER、Rx_ER
得到有效輸入資料的通知訊號為：Rx_DV
網路上出現擁塞的Colision訊號為：Col
作為carrier回覆用的訊號為：CRS (請參考CSMA/CD)
MII實作的電路電壓可用+5V或是+3.3V
GMII：Gigabit Media Independent Interface，可支援到1Gbps，不同於MII，輸出和輸入各有8個bit。
Tx：GTXCLK、TxCLK、TxD[0:7]、TxEN、TxER
Rx：RxCLK、RxD[0:7]、RxDV、RxER、COL、CRS
MDC、MDIO
RGMII：Reduced Gigabit Media Independent Interface，顧名思義就是GMII的縮小版(因為減少了PIN腳位數)啦。
和GMII一樣可以支援10/100/1000Mbps，只有定義12個訊號，比GMII還少一半：RxC、RxD[0:3]、Rx_CTL、TxC、TxD[0:3]、Tx_CTL
IC控制訊號一樣是透過MDC、MDIO
以上大致上是從Wiki看來的東西，其實應該要從IEEE去找SPEC比較準，但這些有個基本的觀念就可以了，至於實作時，當然要了解他的腳位的定義和接法，原則上，會有Independent，就是不管你換了甚麼PHY和甚麼MAC，只要遵循SPEC就可以互通了。
SPI (Serial Peripheral Interface Bus) & IIC (Inter Integrated Circuit)
SPI是現在所謂的RS232功能,這種功能大都使用硬體的方式來處理,使用者只需要將速度..等參數設定好之後,對SBUF丟資料即可,這種傳輸方式最大的缺點是速度不高,最高只有119200bps,一般是拿來做控制的信號傳輸使用而已,不能夠傳大量的資料,因為很慢!這種型態可以拿來做同步雙向傳輸使用,其內部的頻率是以counter來計算的,例如頻率是9600bps,就是每 9600分之一秒自動傳送一個bit,沒有其他的信號來觸發傳送.
所謂I2C就是一般常見到的IIC, Inter Integrated Circuit. 最早的版本是PHILPS公司在1992所設計的串列匯流排介面，利用兩條訊號控制線來進行資料傳輸,其中兩條訊號控制線分別為:
SCL(Serial Clock) : 作為資料傳輸時的參考時脈
SDA(Serial Data) : 以串列傳輸(一次一位元)的方式傳送資料
如此的設計是適用於IC與IC之間的資料溝通,低功率且速度快.而且分為master和slave裝置,利用master裝置發送訊號出去,每一個具有IIC介面的晶片都有一個屬於IIC的識別ID碼.因此同樣的SCL與SDA控制線上可一次並聯2的n次方晶片,當master裝置發送訊號出去時,並聯的晶片將同時收到訊號,但只有正確對應的ID碼晶片才會回送訊息給master端,進而執行資料傳輸的動作.特別需要注意到的一點是,IIC裝置的slave端無法主動傳送或要求訊號,一定要先由master端發送訊號後,才能有所回應!!
I2C這種方式的傳輸最大可以有400Kbps只比SPI快三倍多而已,它的腳位是2支腳(接地不算),一個叫SDA另一個叫SCL,這種型態多半是拿來做電路板之內各個IC之間的橫向溝通,因此400Kbps的速度其實也是游刃有餘,它的工作方式是以SCL來當做觸發準位,平常時都是在high, 一旦遇到要傳輸開始,就會產生一個Low電位,然後再去SDA取樣(信號端),這種方式由於是所有IC都共用這兩條線,所以在發送資料之前還必須再多送一個slave address,以利IC辨別現在是在呼叫誰,否則大家同時都收到,卻不知道哪一個要回應會造成錯亂. PS. 液晶電視內部這兩種傳輸方式都有用到.
I2C(Inter－Integrated Circuit)匯流排是一種由PHILIPS公司開發的兩線式串列匯流排，用於連接微控制器及其週邊設備。I2C 匯流排產生於在80年代，最初為音訊和視頻設備開發，如今主要在伺服器管理中使用，其中包括單個元件狀態的通信。例如管理員可對各個元件進行查詢，以管理系統的配置或掌握元件的功能狀態，如電源和系統風扇。可隨時監控記憶體、硬碟、網路、系統溫度等多個參數，增加了系統的安全性，方便了管理。
加註:
既生spi，何生I2C?
1.
SPI每條線皆單向，可以做增強及隔離。
IIC每加一個裝置，也不用加線是最大好處。因各有所長，所以在不同場合使用。
2.
SPI與I2C的傳輸封包是不一樣的
相對的運用場合也不同
舉例來說I2C的傳輸封包中包含了位置訊息，故可以支援一對多傳輸方式，而SPI就沒有這樣的功能
3.
I2C可以做multi-mast,SPI不行
4.
BUS的定訂一定有其時空背景
只是follow的人多不多,不好用就會慢慢消失
PS: SPI 速度比較快-->可達50MHz以上
I2C應該不行,另外有SMbus也是架構在I2C上
5.
SPI傳輸協定簡單，很容易就上手了。但若要做到一對多傳輸的話，有點麻煩，必須利用CS選擇線來做選擇。但i2C就沒有這種問題，在加上只需要兩支IO就可以做到一對多的傳輸
6.
uart就是通常说的串口了，固定波特率通信，双方点对点固定的通信
spi是可以支持多个设备通信，但是需要有选择线(CS)，两个设备之间互相通信的话至少要3根，如果1主2从就要5根线了（因为主设备要提供2根CS选择到底和哪个从设备通信，不过1根CS再加非门也可以），但是spi速度很快
i2c是根据特定的协议（时序）以及器件号来进行通信的，只使用两跟线就可以在总线上挂很多设备，这在I/O口资源不丰富的情况下很好用，我现在就在找I2C的器件，但是I2C速度慢，消耗CPU时间
总结，spi，i2c都能多对多双向通信，但是spi速度快，占用I/O口多，i2c速度慢，占用口少，uart的优缺点倒还真不知道，只是经常用来和PC通信
7.
任何接口都适用在CPU和外围的芯片之间做接口，包括SPI/IIC/UART。
在低速领域（8位单片机极其周边设备），IIC/SPI/UART都可以用来作为配置（寄存器），也可以用来数据传输。
在高速领域（32位系统极其周边设备），IIC/SPI/UART一般只用来作为配置（寄存器），基本不会用来数据传输，因为速度慢，会严重影响传输效率。
针对这个情况，现在有高速的UART，特别适用在蓝牙的VOIP的大数据量传输。有高速SPI，适用在数字电视（DTV/DMB/CMMB,etc）模块的大数据量传输。
当然这些只是考虑了消费领域，如果考虑工业领域，那这几个就得分别考虑了，因为要牵涉到干扰、辐射、功率等因素了。
8.
IIC/SPI/UART统称为通讯接口，一般CPU都是Master，发起方，外设都是slave，被动方。
CPU一般有地址总线、数据总线。而IO一般都会有一些复用功能，这些虽然是控制管脚，但不是“总线”的概念。
地址总线/数据总线很少和IO口复用，只有极少数的芯片会将A0地址线、D16以上的数据线和IO口复用。但是现在涉及到DDR SDRAM的cpu接口，绝对不会有这样的复用了。
9.
总线的英文是bus，而bus在我们的学习体系中刚接触的翻译是：公交汽车，也就是一车带N多人的。所以，总线原本的含义是：N多线由控制器统一控制，设计者无法对其中某一个信号单独控制。这也是地址、数据总线的表现状态。
而控制信号就是反面表现了，分别独立，单独控制，互不影响等等。
倒不是说绝对不能叫“控制总线”，而是习惯不会这么说。你真要这么说，也不会有人拿枪逼着你改，放心。
目前嵌入式上用的DDR SDRAM的速率虽然不高（一般都是133MHz，也就是DDR 266的），但是DDR对于边沿的要求很高，稍微一些毛刺就直接over了。如果在这个控制器上贸然引入别的设备，很容易就将总线拉垮的。
Reference
http://topic.csdn.net/u/20080613/17/cc9e59f6-5d2a-4dfe-94ae-e977329c4f4e.html
http://www.haifeng.idv.tw/leo/cgi-bin/topic.cgi?forum=53&topic=334&show=&replynum=0
所謂I2C就是一般常見到的IIC, Inter Integrated Circuit. 最早的版本是PHILPS公司在1992所設計的串列匯流排介面，利用兩條訊號控制線來進行資料傳輸,其中兩條訊號控制線分別為:
SCL(Serial Clock) : 作為資料傳輸時的參考時脈
SDA(Serial Data) : 以串列傳輸(一次一位元)的方式傳送資料
如此的設計是適用於IC與IC之間的資料溝通,低功率且速度快.而且分為master和slave裝置,利用master裝置發送訊號出去,每一個具有IIC介面的晶片都有一個屬於IIC的識別ID碼.因此同樣的SCL與SDA控制線上可一次並聯2的n次方晶片,當master裝置發送訊號出去時,並聯的晶片將同時收到訊號,但只有正確對應的ID碼晶片才會回送訊息給master端,進而執行資料傳輸的動作.特別需要注意到的一點是,IIC裝置的slave端無法主動傳送或要求訊號,一定要先由master端發送訊號後,才能有所回應!!
I2C這種方式的傳輸最大可以有400Kbps只比SPI快三倍多而已,它的腳位是2支腳(接地不算),一個叫SDA另一個叫SCL,這種型態多半是拿來做電路板之內各個IC之間的橫向溝通,因此400Kbps的速度其實也是游刃有餘,它的工作方式是以SCL來當做觸發準位,平常時都是在high, 一旦遇到要傳輸開始,就會產生一個Low電位,然後再去SDA取樣(信號端),這種方式由於是所有IC都共用這兩條線,所以在發送資料之前還必須再多送一個slave address,以利IC辨別現在是在呼叫誰,否則大家同時都收到,卻不知道哪一個要回應會造成錯亂. PS. 液晶電視內部這兩種傳輸方式都有用到.
I2C(Inter－Integrated Circuit)匯流排是一種由PHILIPS公司開發的兩線式串列匯流排，用於連接微控制器及其週邊設備。I2C 匯流排產生於在80年代，最初為音訊和視頻設備開發，如今主要在伺服器管理中使用，其中包括單個元件狀態的通信。例如管理員可對各個元件進行查詢，以管理系統的配置或掌握元件的功能狀態，如電源和系統風扇。可隨時監控記憶體、硬碟、網路、系統溫度等多個參數，增加了系統的安全性，方便了管理。
加註:
既生spi，何生I2C?
1.
SPI每條線皆單向，可以做增強及隔離。
IIC每加一個裝置，也不用加線是最大好處。因各有所長，所以在不同場合使用。
2.
SPI與I2C的傳輸封包是不一樣的
相對的運用場合也不同
舉例來說I2C的傳輸封包中包含了位置訊息，故可以支援一對多傳輸方式，而SPI就沒有這樣的功能
3.
I2C可以做multi-mast,SPI不行
4.
BUS的定訂一定有其時空背景
只是follow的人多不多,不好用就會慢慢消失
PS: SPI 速度比較快-->可達50MHz以上
I2C應該不行,另外有SMbus也是架構在I2C上
5.
SPI傳輸協定簡單，很容易就上手了。但若要做到一對多傳輸的話，有點麻煩，必須利用CS選擇線來做選擇。但i2C就沒有這種問題，在加上只需要兩支IO就可以做到一對多的傳輸
6.
uart就是通常说的串口了，固定波特率通信，双方点对点固定的通信
spi是可以支持多个设备通信，但是需要有选择线(CS)，两个设备之间互相通信的话至少要3根，如果1主2从就要5根线了（因为主设备要提供2根CS选择到底和哪个从设备通信，不过1根CS再加非门也可以），但是spi速度很快
i2c是根据特定的协议（时序）以及器件号来进行通信的，只使用两跟线就可以在总线上挂很多设备，这在I/O口资源不丰富的情况下很好用，我现在就在找I2C的器件，但是I2C速度慢，消耗CPU时间
总结，spi，i2c都能多对多双向通信，但是spi速度快，占用I/O口多，i2c速度慢，占用口少，uart的优缺点倒还真不知道，只是经常用来和PC通信
7.
任何接口都适用在CPU和外围的芯片之间做接口，包括SPI/IIC/UART。
在低速领域（8位单片机极其周边设备），IIC/SPI/UART都可以用来作为配置（寄存器），也可以用来数据传输。
在高速领域（32位系统极其周边设备），IIC/SPI/UART一般只用来作为配置（寄存器），基本不会用来数据传输，因为速度慢，会严重影响传输效率。
针对这个情况，现在有高速的UART，特别适用在蓝牙的VOIP的大数据量传输。有高速SPI，适用在数字电视（DTV/DMB/CMMB,etc）模块的大数据量传输。
当然这些只是考虑了消费领域，如果考虑工业领域，那这几个就得分别考虑了，因为要牵涉到干扰、辐射、功率等因素了。
8.
IIC/SPI/UART统称为通讯接口，一般CPU都是Master，发起方，外设都是slave，被动方。
CPU一般有地址总线、数据总线。而IO一般都会有一些复用功能，这些虽然是控制管脚，但不是“总线”的概念。
地址总线/数据总线很少和IO口复用，只有极少数的芯片会将A0地址线、D16以上的数据线和IO口复用。但是现在涉及到DDR SDRAM的cpu接口，绝对不会有这样的复用了。
9.
总线的英文是bus，而bus在我们的学习体系中刚接触的翻译是：公交汽车，也就是一车带N多人的。所以，总线原本的含义是：N多线由控制器统一控制，设计者无法对其中某一个信号单独控制。这也是地址、数据总线的表现状态。
而控制信号就是反面表现了，分别独立，单独控制，互不影响等等。
倒不是说绝对不能叫“控制总线”，而是习惯不会这么说。你真要这么说，也不会有人拿枪逼着你改，放心。
目前嵌入式上用的DDR SDRAM的速率虽然不高（一般都是133MHz，也就是DDR 266的），但是DDR对于边沿的要求很高，稍微一些毛刺就直接over了。如果在这个控制器上贸然引入别的设备，很容易就将总线拉垮的。
Reference
http://topic.csdn.net/u/20080613/17/cc9e59f6-5d2a-4dfe-94ae-e977329c4f4e.html
http://www.haifeng.idv.tw/leo/cgi-bin/topic.cgi?forum=53&topic=334&show=&replynum=0
MII & RMII (ethernet)
RMII means reduced MII interface.
The interface clock is 50Mhz instead of 25Mhz. Due to this higher clock speed you need instead of 4 data signals (tx+rx) only 2.
Some control signals are also merged together.
For single Ethernet PHY/MAc I would recommend to use MII. MII is more popular and it is cheaper.
Bernie
-----------------------------------------------------
i think RMII is much more efficient than MII as concerned with no.of pins used.
-----------------------------------------------------
MII comprised of 16 pins for data and control is defined. and frequency is 25 mhz . but RMII is 8 pin interface and a single reference clock with 50 mhz
-----------------------------------------------------
No, you don't loose nothing. You still have 100Mbps in the RMII (2 data lines x 50MHz = 100MBps) and the control signals are still there as in the MII.
For 1Gbps you need RGMII - 4 DDR data lines and 1 control line plus clock (125MHz). So 4x125=500Gbps but because the data lines are DDR signals you get 2x4x125=1Gbps.
Also, there the serial equivalent for the MII signals, It's the SMII, 1 data line and one 125Mhz clock. It's 125Mhz clock because 2 of the bits are used control. And for 1Gbps you have SGMII with 1 data line and one 1.25GHz clock.
Have a look at the IEEE 802.3 standard for better explanation.
-----------------------------------------------------
-----------------------------------------------------
-----------------------------------------------------
-----------------------------------------------------
-----------------------------------------------------
The interface clock is 50Mhz instead of 25Mhz. Due to this higher clock speed you need instead of 4 data signals (tx+rx) only 2.
Some control signals are also merged together.
For single Ethernet PHY/MAc I would recommend to use MII. MII is more popular and it is cheaper.
Bernie
-----------------------------------------------------
i think RMII is much more efficient than MII as concerned with no.of pins used.
-----------------------------------------------------
MII comprised of 16 pins for data and control is defined. and frequency is 25 mhz . but RMII is 8 pin interface and a single reference clock with 50 mhz
-----------------------------------------------------
No, you don't loose nothing. You still have 100Mbps in the RMII (2 data lines x 50MHz = 100MBps) and the control signals are still there as in the MII.
For 1Gbps you need RGMII - 4 DDR data lines and 1 control line plus clock (125MHz). So 4x125=500Gbps but because the data lines are DDR signals you get 2x4x125=1Gbps.
Also, there the serial equivalent for the MII signals, It's the SMII, 1 data line and one 125Mhz clock. It's 125Mhz clock because 2 of the bits are used control. And for 1Gbps you have SGMII with 1 data line and one 1.25GHz clock.
Have a look at the IEEE 802.3 standard for better explanation.
-----------------------------------------------------
-----------------------------------------------------
-----------------------------------------------------
-----------------------------------------------------
-----------------------------------------------------
2011年6月13日 星期一
三網合一，網通廠將步入黃金十年
2011/5/24
1. 2011年估計手機有一半內建Wi-Fi；WLAN Client裝置量預計2011年將有40%成長
Qualcomm併購Atheros後，聯發科併購雷凌
2. 消費性產品內嵌Wi-Fi持續增加，以手機、平板電腦最具成長潛力
Broadcom仍為第一大WLAN晶片商，占有30%的比重；其次排名分別為Atheros(27%)、Marvell(17%)、TI(8%)、Ralink(8%)、Intel(3%)。
1. 2011年估計手機有一半內建Wi-Fi；WLAN Client裝置量預計2011年將有40%成長
Qualcomm併購Atheros後，聯發科併購雷凌
2. 消費性產品內嵌Wi-Fi持續增加，以手機、平板電腦最具成長潛力
Broadcom仍為第一大WLAN晶片商，占有30%的比重；其次排名分別為Atheros(27%)、Marvell(17%)、TI(8%)、Ralink(8%)、Intel(3%)。
2011年6月12日 星期日
What is the EFM standard about?
The EFM standard specifies the following new Ethernet transceivers (PHYs) that can be used for subscriber access networks. They can be used for high-speed Internet access in the same way ADSL and cable modems are being used today. Their low cost and high bandwidth make them extremely well suited for additional services such as voice-over-IP, TV-over-IP and video-on-demand.
2BASE-TL
supports bitrates of up to 5.696 Mb/s over voice-grade copper (telephone wires) at distances in the order of 2.7 km (based on SHDSL)
10PASS-TS
supports bitrates of up to 100 Mb/s over voice-grade copper (telephone wires) at distances in the order of 750 m (based on VDSL)
100BASE-LX10
offers 100 Mb/s over two strands of single-mode fiber at a distance of up to 10 km
100BASE-BX10
offers 100 Mb/s over one strand of single-mode fiber at a distance of up to 10 km
1000BASE-LX10
offers 1 Gb/s over two strands of single-mode fiber at a distance of up to 10 km
1000BASE-BX10
offers 1 Gb/s over one strand of single-mode fiber at a distance of up to 10 km
1000BASE-PX10
offers 1 Gb/s to be shared between up to 16 users of an Ethernet passive optical network (EPON) at a distance of up to 10 km
1000BASE-PX20
offers 1 Gb/s to be shared between up to 16 users of an Ethernet passive optical network (EPON) at a distance of up to 20 km
In addition, the EFM standard specifies an “Operations, Administration, and Maintenance” protocol for Ethernet, and management parameters for all the new PHYs and protocols.
2BASE-TL
supports bitrates of up to 5.696 Mb/s over voice-grade copper (telephone wires) at distances in the order of 2.7 km (based on SHDSL)
10PASS-TS
supports bitrates of up to 100 Mb/s over voice-grade copper (telephone wires) at distances in the order of 750 m (based on VDSL)
100BASE-LX10
offers 100 Mb/s over two strands of single-mode fiber at a distance of up to 10 km
100BASE-BX10
offers 100 Mb/s over one strand of single-mode fiber at a distance of up to 10 km
1000BASE-LX10
offers 1 Gb/s over two strands of single-mode fiber at a distance of up to 10 km
1000BASE-BX10
offers 1 Gb/s over one strand of single-mode fiber at a distance of up to 10 km
1000BASE-PX10
offers 1 Gb/s to be shared between up to 16 users of an Ethernet passive optical network (EPON) at a distance of up to 10 km
1000BASE-PX20
offers 1 Gb/s to be shared between up to 16 users of an Ethernet passive optical network (EPON) at a distance of up to 20 km
In addition, the EFM standard specifies an “Operations, Administration, and Maintenance” protocol for Ethernet, and management parameters for all the new PHYs and protocols.
What is “Ethernet in the First Mile”?
Ethernet in the First Mile (EFM) is the nickname of IEEE Std 802.3ah-2004, an amendment to the Ethernet standard, specifying “Media Access Control Parameters, Physical Layers, and Management Parameters for Subscriber Access Networks”. The EFM standard was approved by the IEEE Standards Board in June 2004, and officially published on 7 September 2004.
The “Last Mile” is the name traditionally given to the part of a public communication network that links the last provider-owned node (the central office, the street cabinet or pole) with the customer premsises equipment (CPE). The “First Mile” is the exact same thing, viewed from the customer's perspective.
EFM does not improve or replace the existing Ethernet. It is a set of additional specifications, allowing users to run the Ethernet protocol over previously unsupported media, such as single pairs of telephone wiring and single strands of single-mode fiber (SMF). This makes the EFM port types suited for use in subscriber access networks, i.e. the networks that connect subscribers to their service provider.
The “Last Mile” is the name traditionally given to the part of a public communication network that links the last provider-owned node (the central office, the street cabinet or pole) with the customer premsises equipment (CPE). The “First Mile” is the exact same thing, viewed from the customer's perspective.
EFM does not improve or replace the existing Ethernet. It is a set of additional specifications, allowing users to run the Ethernet protocol over previously unsupported media, such as single pairs of telephone wiring and single strands of single-mode fiber (SMF). This makes the EFM port types suited for use in subscriber access networks, i.e. the networks that connect subscribers to their service provider.
VDSL2技術與應用研究
一、VDSL2標準情況
1.第一代VDSL (G.993.1-2004)+ ADSL2 (G.992.3) --> VDSL2 (G.993.2)
2.其最高截止頻率從12MHz擴展到30MHz，雙向最大速率可達200Mbit/s。
3.G.993.2標準要求VDSL2在0.4mm線徑銅纜情況下，可在1829m距離範圍內實現雙向可靠傳輸。
二、VDSL2突出特點和主要改進
1.調變方式統一為DMT: 擯棄了QAM調變技術
2.傳輸性能大大增強
由於頻譜範圍從12MHz擴展到12～30MHz，支持Trellis和位元星座編碼，可選支援擴展US0頻寬到276kHz，支持時域均衡（TEQ）和回波抵消（EC）機制等措施，VDSL2傳送性能大大增強，主要體現在以下幾個方面。
(1)VDSL2上傳速率與ADSL/ADSL2+相比顯著提高，最大上傳速率可達100Mbit/s。
(2)12MHz頻寬的雙向淨速率至少68Mbit/s以上，實際的上傳/下載速率可達40Mbit/s～60Mbit/s。
(3)30MHz頻寬的雙向淨速率至少200Mbit/s。
(4)支持長距傳輸。VDSL2定義了高輸出功率的PSD，其最高輸出功率達20.5dBm（Profile8b）。與ADSL2+相同，與VDSL1相比，VDSL2的覆蓋範圍有所提升，長距離條件下可實現類似ADSL的傳輸性能。
(5)可以通過BandPlan的選擇，靈活適應對稱、非對稱各種應用需求。
3.支持基於IEEE802.3ah 64/65B封裝的PTM傳送模式將成為應用主流
G.993.2定義了多種封裝協議，包括STM、ATM和基於IEEE802.3ah 64/65B（直接引用IEEE的EFM）封裝的PTM。STM在 ADSL、ADSL2+和VDSL1中極少使用，因此在VDSL2中基本上不會採用。另外，隨著整個電信網絡的IP化，DSLAM設備正向IP內核演進，因此VDSL2將主要採用效率很高的64/65B的PTM封裝格式，以簡化協議堆疊、提高數據傳輸效率和性能，並大幅度降低終端成本。
考慮到兼容ATM封裝的ADSL、ADSL2+需求時，對於VDSL2 DSLAM局端，連接ADSL、ADSL2+終端時，端口應該能支持ATM封裝，否則使用EFM封裝格式。因此，VDSL2局端需支持ATM和EFM兩種封裝格式。
4.定義了8種Profile，可靈活滿足運營商的多種應用場景需求
線路衰減,遠端串擾,噪聲,業餘無線電干擾等因素都將制約VDSL2的大規模應用,而且主要制約因素也因網路環境不同而發生變化,因此單一機制很難滿足各種複雜應用環境需求.VDSL2透過定義一系列profile來增強自身對環境的適應能力,其中,功率譜密度控制是主要內容.
VDSL2定義8種profile(8a,8b,8c,8d,12a,12b,17a,30a)以滿足各種應用場景需求,模版名的數字代表最大截止頻率,字母代表不同功率特性,如8a/8b/8c前的數字8代表最大截止頻率為8MHz;8a的最大下載發射功率17.5dBm,8b的最大下載發射功率20.5dBm,主要適用於長距離,8c為11.5dBm,主要用於近距離室外機櫃應用.12a/12b截止頻率為12MHz,17a截止頻率為17.6MHz,30a截止頻率為30MHz,這幾種profile的發射功率均為14.5dBm.
5.抗噪能力更強
由於強制支持網格(trellis)編碼，支持高達16個symbol的脈衝噪聲保護（INP)，支持完善的功率譜密度控制等功能，VDSL2抗噪聲干擾能力更強。VDSL2功率譜密度（PSD）控制，主要採用上傳功率削減（UPBO）、遠端模塊PSD控制（CabinetPSD）、頻譜開槽消除無線電干擾（Notchingtoeliminate RFI）及通過MIB控制PSD（MIB control PSD）等技術實現功率譜的管理。
6.綜合業務承載能力更強
在QoS方面，VDSL2更多地考慮了對視頻、語音等Triple-Play業務的支持，在標準中支持雙時延通道和交織深度的動態調整（GCI）。雙時延通道主要是考慮到不同業務對丟包、時間延遲的敏感度不同提出的，（如，視頻訊務要求頻寬高，對時延不是很敏感，但對丟棄封包或誤碼很敏感，其他訊務如語音對時間延遲敏感而對丟棄封包不敏感。）因此，VDSL2標準建議在多業務應用環境中，如果不同業務對時延、丟包、INP的要求有顯著不同，使用雙時間延遲通道以滿足多訊務的不同需求。雙時延通道能夠根據訊務需求提供區分的服務，減輕了INP對速率的影響，在一定INP情況下，可儘可能地利用線路容量。另外，為了更好地支援視頻訊務，VDSL2定義了動態調整交織深度的機制，在VDSL2工作狀態（SHOWTIME），上層軟體可根據視頻錯誤碼情況調節交織深度，提高或降低脈衝噪聲保護長度，減少語音信道開關切換時對視頻訊務的影響。
7.結合了ADSL2和第一代VDSL的特點並進行擴展，功能特性豐富
VDSL2充分吸收了ADSL2和第一代VDSL優點。主要體現在：改善了管理功能，採用類似於ADSL2的CO-MIB；增加了線路自適應能力，支持基於ADSL2的比特交換（BS）、無縫速率適配（SRA）等在線重配置（OLR）機制；增強了線路診斷功能，支持基於ADSL2的線路診斷模式、測試參數和功率管理。
8.可兼容現有主要DSL技術
DMT調變的VDSL2支持與ADSL2+、ADSL、第一代DMT調變VDSL的自適應。VDSL2作為DSL技術的全集，應用上具有很
強的靈活性：適合新部署的VDSL2終端；兼容現網部署的ADSL2+、ADSL、VDSL1（DMT）終端；既適應短距離範圍內高頻寬需求，又可提供長距離接入。
1.第一代VDSL (G.993.1-2004)+ ADSL2 (G.992.3) --> VDSL2 (G.993.2)
2.其最高截止頻率從12MHz擴展到30MHz，雙向最大速率可達200Mbit/s。
3.G.993.2標準要求VDSL2在0.4mm線徑銅纜情況下，可在1829m距離範圍內實現雙向可靠傳輸。
二、VDSL2突出特點和主要改進
1.調變方式統一為DMT: 擯棄了QAM調變技術
2.傳輸性能大大增強
由於頻譜範圍從12MHz擴展到12～30MHz，支持Trellis和位元星座編碼，可選支援擴展US0頻寬到276kHz，支持時域均衡（TEQ）和回波抵消（EC）機制等措施，VDSL2傳送性能大大增強，主要體現在以下幾個方面。
(1)VDSL2上傳速率與ADSL/ADSL2+相比顯著提高，最大上傳速率可達100Mbit/s。
(2)12MHz頻寬的雙向淨速率至少68Mbit/s以上，實際的上傳/下載速率可達40Mbit/s～60Mbit/s。
(3)30MHz頻寬的雙向淨速率至少200Mbit/s。
(4)支持長距傳輸。VDSL2定義了高輸出功率的PSD，其最高輸出功率達20.5dBm（Profile8b）。與ADSL2+相同，與VDSL1相比，VDSL2的覆蓋範圍有所提升，長距離條件下可實現類似ADSL的傳輸性能。
(5)可以通過BandPlan的選擇，靈活適應對稱、非對稱各種應用需求。
3.支持基於IEEE802.3ah 64/65B封裝的PTM傳送模式將成為應用主流
G.993.2定義了多種封裝協議，包括STM、ATM和基於IEEE802.3ah 64/65B（直接引用IEEE的EFM）封裝的PTM。STM在 ADSL、ADSL2+和VDSL1中極少使用，因此在VDSL2中基本上不會採用。另外，隨著整個電信網絡的IP化，DSLAM設備正向IP內核演進，因此VDSL2將主要採用效率很高的64/65B的PTM封裝格式，以簡化協議堆疊、提高數據傳輸效率和性能，並大幅度降低終端成本。
考慮到兼容ATM封裝的ADSL、ADSL2+需求時，對於VDSL2 DSLAM局端，連接ADSL、ADSL2+終端時，端口應該能支持ATM封裝，否則使用EFM封裝格式。因此，VDSL2局端需支持ATM和EFM兩種封裝格式。
4.定義了8種Profile，可靈活滿足運營商的多種應用場景需求
線路衰減,遠端串擾,噪聲,業餘無線電干擾等因素都將制約VDSL2的大規模應用,而且主要制約因素也因網路環境不同而發生變化,因此單一機制很難滿足各種複雜應用環境需求.VDSL2透過定義一系列profile來增強自身對環境的適應能力,其中,功率譜密度控制是主要內容.
VDSL2定義8種profile(8a,8b,8c,8d,12a,12b,17a,30a)以滿足各種應用場景需求,模版名的數字代表最大截止頻率,字母代表不同功率特性,如8a/8b/8c前的數字8代表最大截止頻率為8MHz;8a的最大下載發射功率17.5dBm,8b的最大下載發射功率20.5dBm,主要適用於長距離,8c為11.5dBm,主要用於近距離室外機櫃應用.12a/12b截止頻率為12MHz,17a截止頻率為17.6MHz,30a截止頻率為30MHz,這幾種profile的發射功率均為14.5dBm.
5.抗噪能力更強
由於強制支持網格(trellis)編碼，支持高達16個symbol的脈衝噪聲保護（INP)，支持完善的功率譜密度控制等功能，VDSL2抗噪聲干擾能力更強。VDSL2功率譜密度（PSD）控制，主要採用上傳功率削減（UPBO）、遠端模塊PSD控制（CabinetPSD）、頻譜開槽消除無線電干擾（Notchingtoeliminate RFI）及通過MIB控制PSD（MIB control PSD）等技術實現功率譜的管理。
6.綜合業務承載能力更強
在QoS方面，VDSL2更多地考慮了對視頻、語音等Triple-Play業務的支持，在標準中支持雙時延通道和交織深度的動態調整（GCI）。雙時延通道主要是考慮到不同業務對丟包、時間延遲的敏感度不同提出的，（如，視頻訊務要求頻寬高，對時延不是很敏感，但對丟棄封包或誤碼很敏感，其他訊務如語音對時間延遲敏感而對丟棄封包不敏感。）因此，VDSL2標準建議在多業務應用環境中，如果不同業務對時延、丟包、INP的要求有顯著不同，使用雙時間延遲通道以滿足多訊務的不同需求。雙時延通道能夠根據訊務需求提供區分的服務，減輕了INP對速率的影響，在一定INP情況下，可儘可能地利用線路容量。另外，為了更好地支援視頻訊務，VDSL2定義了動態調整交織深度的機制，在VDSL2工作狀態（SHOWTIME），上層軟體可根據視頻錯誤碼情況調節交織深度，提高或降低脈衝噪聲保護長度，減少語音信道開關切換時對視頻訊務的影響。
7.結合了ADSL2和第一代VDSL的特點並進行擴展，功能特性豐富
VDSL2充分吸收了ADSL2和第一代VDSL優點。主要體現在：改善了管理功能，採用類似於ADSL2的CO-MIB；增加了線路自適應能力，支持基於ADSL2的比特交換（BS）、無縫速率適配（SRA）等在線重配置（OLR）機制；增強了線路診斷功能，支持基於ADSL2的線路診斷模式、測試參數和功率管理。
8.可兼容現有主要DSL技術
DMT調變的VDSL2支持與ADSL2+、ADSL、第一代DMT調變VDSL的自適應。VDSL2作為DSL技術的全集，應用上具有很
強的靈活性：適合新部署的VDSL2終端；兼容現網部署的ADSL2+、ADSL、VDSL1（DMT）終端；既適應短距離範圍內高頻寬需求，又可提供長距離接入。
新加坡2013年光纖覆蓋率100%
2010/6
1. 新加坡政府投資10億星元(約231億元新台幣)
新加坡新一代全國寬頻網路光纖從2009年9月起開始鋪設，目前已完成3成進度，2010年底則以完成60%的工程為目標。預計到2012年，全國將有95%的地方完成鋪設光纖，到了2013年1月高速寬頻網將遍佈全島。
2. 光纖覆蓋率
根據FTTH Council公佈2009上半年韓國光纖上網普及率約46%，位居第1名，香港、日本及台灣則分別以33%、30%及19%名，列第2～4名，而新加坡則以約3.5%的普及率排名第12。
1. 新加坡政府投資10億星元(約231億元新台幣)
新加坡新一代全國寬頻網路光纖從2009年9月起開始鋪設，目前已完成3成進度，2010年底則以完成60%的工程為目標。預計到2012年，全國將有95%的地方完成鋪設光纖，到了2013年1月高速寬頻網將遍佈全島。
2. 光纖覆蓋率
根據FTTH Council公佈2009上半年韓國光纖上網普及率約46%，位居第1名，香港、日本及台灣則分別以33%、30%及19%名，列第2～4名，而新加坡則以約3.5%的普及率排名第12。
全球FTTx市場發展現況
全球FTTx市場發展現況
Date: 2008/4/1
1.用戶規模
日本在2006年用戶數已經超過800萬戶(戰寬頻用戶數30%以上),估計2008年超過DSL用戶數
台灣推動FTTx,宣布5年投入600億.
美國Verizon全美16州推動FiOS服務,2006年近0.7百萬戶,2008年挑戰10百萬戶.
歐洲在2006年光纖用戶超過100萬戶,主要分佈在瑞典,丹麥,挪威,荷蘭,義大利.
預估FTTx用戶從2005年17百萬戶增長至2009年61萬戶. CAGR 37.43%.
2.EPON的ONU,OLT,Chip和光收發器之價格皆低於GPON的3-4倍.
EPON/GPON之光收發器(光電訊號轉換)與控制晶片占ONU/OLT成本比例比重相當高.
EPON控制晶片價格約20美元,光收發器在30美元以上.
3.
亞洲日本,韓國,台灣,大陸皆以EPON建置FTTx.
GPON技術較複雜,建置成本高,Verizon & France Telecom.
4.設備商
全球80%FTTx市場集中在日本,產生許多日系領導廠商: Mitsubishi, Sumitomo, Hitachi, Fujitsu
亞洲:DASAN Networks, Dongwon, 烽火通信, 中興通訊, 傲信通信
北美: Tellabs, Motorola, UTStarcom, Cisco
歐洲: Alcatel-Lucent, Nokia Siemens
5.晶片廠商
PMC-Sierra(Passave): 目前ONU出貨量已累積500萬埠,為EPON龍頭.
Teknovus
Centillum
Cortina
Broadlight: 為GPON龍頭 (供應GPON晶片給Tellabs和Motorola,而Verison主要設備供應商是Tellabs和Motorola)
Freescale
Conexant
6.上下游關係
晶片 設備商 營運商
1.PMC-Sierra Mitsubishi NTT
Taknovus
2.PMC-Sierra Sumitomo NTT
Taknovus KDDI
中華電信
3.BroadLight Hitachi NTT
LTS,Comspan,Dumont,Falcon等GPON訂單
4. Tellabs Verizon
5. Alcatel-Lucent Verizon
France Telecom
Date: 2008/4/1
1.用戶規模
日本在2006年用戶數已經超過800萬戶(戰寬頻用戶數30%以上),估計2008年超過DSL用戶數
台灣推動FTTx,宣布5年投入600億.
美國Verizon全美16州推動FiOS服務,2006年近0.7百萬戶,2008年挑戰10百萬戶.
歐洲在2006年光纖用戶超過100萬戶,主要分佈在瑞典,丹麥,挪威,荷蘭,義大利.
預估FTTx用戶從2005年17百萬戶增長至2009年61萬戶. CAGR 37.43%.
2.EPON的ONU,OLT,Chip和光收發器之價格皆低於GPON的3-4倍.
EPON/GPON之光收發器(光電訊號轉換)與控制晶片占ONU/OLT成本比例比重相當高.
EPON控制晶片價格約20美元,光收發器在30美元以上.
3.
亞洲日本,韓國,台灣,大陸皆以EPON建置FTTx.
GPON技術較複雜,建置成本高,Verizon & France Telecom.
4.設備商
全球80%FTTx市場集中在日本,產生許多日系領導廠商: Mitsubishi, Sumitomo, Hitachi, Fujitsu
亞洲:DASAN Networks, Dongwon, 烽火通信, 中興通訊, 傲信通信
北美: Tellabs, Motorola, UTStarcom, Cisco
歐洲: Alcatel-Lucent, Nokia Siemens
5.晶片廠商
PMC-Sierra(Passave): 目前ONU出貨量已累積500萬埠,為EPON龍頭.
Teknovus
Centillum
Cortina
Broadlight: 為GPON龍頭 (供應GPON晶片給Tellabs和Motorola,而Verison主要設備供應商是Tellabs和Motorola)
Freescale
Conexant
6.上下游關係
晶片 設備商 營運商
1.PMC-Sierra Mitsubishi NTT
Taknovus
2.PMC-Sierra Sumitomo NTT
Taknovus KDDI
中華電信
3.BroadLight Hitachi NTT
LTS,Comspan,Dumont,Falcon等GPON訂單
4. Tellabs Verizon
5. Alcatel-Lucent Verizon
France Telecom
2011年6月2日 星期四
訂閱：
文章 (Atom)